• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    EineVorrichtung (10) zur Erfassung einer externen Manipulation einerelektrischen Schaltung umfasst eine Kippschaltung (14) mit einemersten Zustand und einem zweiten Zustand, eine Einrichtung (12) zumInitialisieren der Kippschaltung (14) auf den ersten Zustand undeine Einrichtung (16, 18) zum Erfassen der externen Manipulation,falls die Kippschaltung (14) von dem ersten Zustand in den zweitenZustand wechselt. Dem liegt der Kerngedanke zugrunde, als Sensorfür externeManipulationen einer elektrischen Schaltung eine Vorrichtung zu verwenden,die den typischen, gegenüberdiesen Angriffen empfindlichsten Teilen der betroffenen elektrischenSchaltungen so ähnlichist wie möglich.Schaltungsteile, die in vielen elektrischen Schaltungen und so auchin den betroffenen elektrischen kryptographischen Schaltungen häufig auftretenund dabei anfälligauf externe Manipulationen sind, indem sie nämlich auf dieselben mit Fehlernreagieren, sind beispielsweise 6-Transistor-SRAM-Zellen, bei denenvier Transistoren einen Speicher Flip-Flop bilden.
    公开号:DE102004020870A1
    申请号:DE102004020870
    申请日:2004-04-28
    公开日:2005-11-24
    发明作者:Thomas KÜNEMUND；Arnim Läuger
    申请人:Infineon Technologies AG；
    IPC主号:G06F12-14
    专利说明:
    [0001] Dievorliegende Erfindung bezieht sich auf elektrische Schaltungen imAllgemeinen und insbesondere auf ein Erfassungsschema zur Erfassungeiner externen Manipulation von elektrischen Schaltungen, wie siebeispielsweise bei Fault Attacks bzw. Fehlerattacken auf beispielsweiseChipkartencontroller oder Smart-Cards auftreten.
    [0002] Fehlerin der Verarbeitung einer kryptographischen elektrischen Schaltung,wie z.B. einem Chipkartencontroller, können zu einer erfolgreichen Kryptoanalyseund insbesondere dazu führen,dass ein Angreifer an geheime Daten gelangt, die die kryptographischeSchaltung verarbeitet, wie z.B. an einen geheimen Schlüssel oderdergleichen. Das steigende Interesse an kryptographischen Schaltungenführtezu der Entdeckung, dass einige Algorithmen sich bei der Einbringungvon kleinen Fehlern in die internen Berechnungen schlecht in Bezugauf ihre Sicherheit verhalten. Eine übliche Implementierung der RSA-Operationen ist beispielsweisesehr anfälligauf Fehlerattacken. Es konnte gezeigt werden, dass durch Bewirkungeines Bitfehlers an einer geeigneten Stelle die Faktorisierung desModuls aufgedeckt werden kann, wodurch ein Angreifer an den privaten Schlüssel gelangenkann. ÄhnlicheFehlerangriffe sind auf einen breiten Bereich von Algorithmen und kryptographischenSchaltungen angewendet worden. Es ist folglich notwendig, dass kryptographische Schaltungenentworfen werden, um sowohl gegen eigene Fehler als auch gegen vonaußendurch externe Manipulation eingeführte Fehler geschützt zu sein.
    [0003] Diemanipulativen Angriffe bzw. externe Manipulationen, mit denen Fehlerin den elektrischen Schaltungen von Angreifern erzwungen bzw. künstlichbewirkt werden sollen, umfassen beispielsweise Angriffe mit ionisierenderStrahlung (LASER) oder das Einführengezielter starker Schwankungen der Versorgungsspannung der elektrischenbzw. integrierten Schaltung.
    [0004] Umnun manipulative Angriffe solcher Art abzuwehren, besteht eine Möglichkeitdarin, die Ursachen fürdie Manipulationen zu erfassen, d.h. die ionisierende Strahlungbzw. die Versorgungsspannungsschwankungen, um an die vorherigenBeispiele fürManipulationen anzuknüpfen.Dies erfordert das Vorhandensein eigens vorgesehener Sensoren, diefür dieunterschiedlichen Angriffsarten in unterschiedlichen Angriffsszenarienempfindlich sind. Ein Nachteil an dieser Vorgehensweise bestehtdarin, dass diese Sensoren immer lediglich für einen begrenzten Satz vonAngriffen empfindlich sind, und somit beispielsweise neue Angriffe,auf die ein Satz von Sensoren eines Kryptocontrollers nicht sensitivist, höchstwahrscheinlichzu einer erfolgreichen Fehlerattacke führen wird. Ein weiterer Nachteilbesteht darin, dass aufgrund der Fülle von Angriffs-Szenarien dieAnzahl an Sensoren füreine integrierte Schaltung bei hohen Sicherheitsanforderungen sehrhoch sein muss, so dass sich die Kosten einer solchen kryptographischenSchaltung erhöhen.Dies macht sich insbesondere bei Massenartikeln wie Chipkarten und Smart-Cardsnachteilhaft bemerkbar. Das Integrieren von Licht- und Spikesensoren,die als Analogschaltungen ausgeführtsind, auf ICs fürSicherheitsanwendungen ist folglich keine optimale Lösung für obigesProblem.
    [0005] Esbesteht deshalb ein Bedarf nach einem Erfassungsschema für manipulativeAngriffe auf elektrische Kryptoschaltungen, das es ermöglicht, dieseSchaltungen effektiver gegen auf diesen Manipulationen basierendeAngriffe zu schützen.
    [0006] DieAufgabe der vorliegenden Erfindung besteht darin, ein solches Erfassungsschemazu schaffen, nämlichein Erfassungsschema, das einen effektiveren Schutz für elektrischeSchaltungen vor externen Manipulationen bzw. darauf beruhenden Fehlerattackenermöglicht.
    [0007] DieseAufgabe wird durch eine Vorrichtung gemäß Anspruch 1 und ein Verfahrengemäß Anspruch14 gelöst.
    [0008] Eineerfindungsgemäße Vorrichtungzur Erfassung einer externen Manipulation einer elektrischen Schaltungumfasst eine Kippschaltung mit einem ersten Zustand und einem zweitenZustand, eine Einrichtung zum Initialisieren der Kippschaltung aufden ersten Zustand, und eine Einrichtung zum Erfassen der externenManipulation, falls die Kippschaltung von dem ersten in den zweitenZustand wechselt oder springt.
    [0009] DerKerngedanke der vorliegenden Erfindung besteht darin, als Sensorfür externeManipulationen einer elektrischen Schaltung eine Vorrichtung zuverwenden, die den typischen, gegenüber diesen Angriffen empfindlichstenTeilen der betroffenen elektrischen Schaltungen so ähnlich istwie möglich. Schaltungsteile,die in vielen elektrischen Schaltungen und so auch in den betroffenenelektrischen kryptographischen Schaltungen häufig auftreten und dabei anfällig aufexterne Manipulationen sind, indem sie nämlich auf dieselben mit Fehlernreagieren, sind beispielsweise 6-Transistor-SRAM-Zellen, bei denen vierTransistoren ein Speicher-Flip-Flop bilden und zwei weitere Transistorenals Adressierungselemente fürLese- und Schreibvorgänge an zweiSpeicherknoten des Speicher-Flip-Flopdienen. Die Idee eines ähnlichenAufbaus aufgreifend, besteht nun ein weiterer Kerngedanke der vorliegendenErfindung darin, dass ganz allgemein eine Kippschaltung aus ähnlichenKomponenten aufgebaut ist und ähnlichwirkt wie diese Informationen-speichernden Schaltungsteile, zu denendie 6-Transistor-SRAM-Zellezählt. DasInitialisieren einer solchen Kippschaltung auf einen Zustand unddas Erfassen, ob sich der Zustand von dem einen auf den anderenZustand ändert,führt zueiner effektiven Erfassung von externen Manipulationen. Die Empfindlichkeitliegt aufgrund des ähnlichenAufbaus zu dem zu schützendenSchaltungsteilen inhärenterWeise füreinen Satz von Angriffen vor, fürden auch die zu schützendenSchaltungsteile fehleranfälligreagieren, also fürden relevanten Satz von Manipulationen. Verschiedene Sensoren für verschiedeneAngriffe sind folglich nicht notwendig, da aufgrund der ähnlichenAusgestaltung einer auf einer Kippschaltung beruhenden Manipulationserfassung dieselbeinhärentauf die gleichen Manipulationen empfindlich ist, die bei den zuschützendenelektrischen Schaltungen Fehler hervorrufen.
    [0010] Andersausgedrücktbesteht eine Grundidee der vorliegenden Erfindung darin, Schaltungenbzw. Vorrichtungen als Sensoren einzusetzen, die einerseits empfindlichsind gegenüberder Wirkung ionisierender Strahlung bzw. starken Schwankungen der Versorgungsspannungund die andererseits den gegenüberdiesen Angriffen empfindlichsten Schaltungsteilen so ähnlich sindwie möglich.Bei Erkennung eines Angriffs mit ionisierender Strahlung durch Verwendungeiner Kippschaltung wird dabei derselbe physikalische Effekt ausgenutztwie fürden Angriff selbst, nämlichdie Ladungstrennung bzw. der Kurzschluss über in Sperrrichtung gepoltepn-Übergänge, wenndiese ionisieren der, also Elektron-Loch-Paare erzeugender Strahlung,wie Photonen oder α-Teilchen,ausgesetzt sind.
    [0011] Gemäss einembevorzugten Ausführungsbeispielder vorliegenden Erfindung wird als Sensor-Kippschaltung eine bistabileKippschaltung mit zwei stabilen Zuständen verwendet. Anders jedoch alsdie zu schützendenempfindlichsten Informationen speichernden Schaltungsteile wirdbevorzugter Weise die Sensor-Kippschaltung asymmetrisch ausgeführt, insofernals der Zustand, auf den die Schaltung initialisiert wird, wenigerstabil ist als der andere Zustand, in welchen dieselbe bei Manipulationen wechselt.Eine so erhaltene Vorrichtung zur Erfassung externer Manipulationenbildet eine Art "digitale Sensorzelle" deren sensitiverTeil, nämlichdie bistabile Kippschaltung, eine etwas höhere Empfindlichkeit als dieempfindlichsten den manipulativen Angriffen ausgesetzten Teilender zu schützendenelektrischen Schaltung aufweist. Dies stellt insofern einen Idealfalldar, weil das Spektrum der Angriffe, auf die eine solche Erfassungempfindlich ist, demjenigen gleicht, auf das zu schützende elektrischeSchaltungen fehleranfälligreagieren, und weil zusätzlichzu der Gleichheit des Empfindlichkeitsspektrums der Grad der Empfindlichkeitgegenüberden Angriffen auf Seiten der Fehlererfassung im Vergleich zu den zuschützendenSchaltungen sogar noch erhöhtist.
    [0012] Einweiterer Vorteil der vorliegenden Erfindung besteht darin, dassaufgrund der Verwendung einer Kippschaltung zur Manipulationserfassung schongeringfügigeManipulationen zu einem Zustandswechsel führen können. Wird die Kippschaltungbeispielsweise als bistabile Flipflop-Kippschaltung ausgeführt, sowird dieser Zustand auch gespeichert, was wiederum auch sehr kurzzeitigwirkende Manipulationen mittels moderaten Abfragetaktraten erfassbarmacht.
    [0013] Gemäss einemspeziellen Ausführungsbeispielder vorliegenden Erfindung wird die Sensor-Kippschaltung als RS-Flip-Flopausgeführtund diesem Sensor-RS-Flip-Flop als Erfassungseinrichtung ein weiteresAlarm-RS-Flip-Flop nachgeschaltet. Letzteres ermöglicht es, dass ein auch nurkurzzeitig auftretender Zustand, bei dem beide Ausgänge desSensor-RS-Flip-Flops einen logisch niedrigen Zustand aufweisen,zuverlässigin dem Alarm-RS-Flip-Flop gespeichert und damit für spätere Abfragenerfassbar gemacht werden kann.
    [0014] BevorzugteAusführungsbeispieleder vorliegenden Erfindung werden nachfolgend bezugnehmend auf diebeiliegenden Zeichnungen nähererläutert.Es zeigen:
    [0015] 1 einSchaltbild einer Schaltung zur Erfassung einer externen Manipulationgemässeinem Ausführungsbeispielder vorliegenden Erfindung;
    [0016] 2 einDiagramm mit exemplarischen Signalverläufen, wie sie in der Schaltungvon 1 auftreten, zur Veranschaulichung der Funktionsweise derSchaltung von 1;
    [0017] 3 einSchaltbild einer möglichenImplementierung der NOR-Gatter des Sensor-RS-Flip-Flops der Schaltungvon 1;
    [0018] 4 einBlockschaltbild einer möglichen Verschaltungmehrerer Schaltungen von 1 gemäss einem Ausführungsbeispielder vorliegenden Erfindung;
    [0019] 5 einBlockschaltbild einer möglichen Verschaltungmehrerer Schaltungen nach 1 gemäss einemweiteren Ausführungsbeispielder vorliegenden Erfindung.
    [0020] Bevordie vorliegende Erfindung nachfolgend bezugnehmend auf die beiliegendenZeichnungen nähererläutertwird, wird darauf hingewiesen, dass gleiche Elemente in den Figurenmit gleichen oder ähnlichenBezugszeichen versehen sind, und dass eine wiederholte Beschreibungdieser Elemente weggelassen wird.
    [0021] DieSensorschaltung nach 1, die allgemein mit 10 angezeigtist, besteht im wesentlichen aus 4 Schaltungsteilen, nämlich einemAnsteuerungsschaltungsteil 12, einem Sensor-RS-Flip-Flop 14,einem Alarm-RS-Flip-Flop 16 und einem Verknüpfungs-Schaltungsteil 18.An Ein- bzw. Ausgängenumfasst die Schaltung 10 einen Eingang 20 zum Empfangeneines Testsignals Test1, einen Eingang 22 zum Empfangeneines Testsignals Test0, einen Eingang 24 zum Empfangeneines Signals Reset und einen Ausgang 26 zum Ausgeben einesAlarmsignals Alarm, welches durch einen logisch hohen Zustand während einesnoch zu beschreibenden Normalbetriebsmodus die Erfassung einer externenManipulation bzw. eines manipulativen Angriffs anzeigt, wie es imfolgenden näherbeschrieben wird.
    [0022] DasSensor-RS-Flip-Flop 14 besteht aus zwei NOR-Gattern 28 und 30.Der Ausgang out0 des NOR-Gatters 28 ist mit dem Eingangin1 des NOR-Gatters 30 verbunden, und umgekehrt ist der Ausgangout0 des NOR-Gatters 30 mit dem Eingang in1 des NOR-Gatters 28 verbunden.Der Eingang in0 des NOR-Gatters 28 bildet den Setz-Eingangdes RS-Flip-Flops 14, und das an diesem Eingang anliegendeSignal wird im folgenden mit Set_Sns bezeichnet. Der Eingang in0des NOR-Gatters 30 bildet den Rücksetz-Eingang des RS-Flip-Flops 14 unddas an diesem Eingang anliegende Signal wird im folgenden mit Res_Snsbezeichnet. Das am Ausgang des NOR-Gatters 28 anliegendeSignal wird im folgenden mit SnsQ und das am Ausgang des NOR-Gatters 30 anliegendeSignal mit Sns bezeichnet.
    [0023] DieAnsteuerung des Setz- und Rücksetz-Eingangesdes Sensor-RS-Flip-Flops 14 wird über dieAnsteuerschaltung 12 durchgeführt. Diese besteht aus dreiNOR-Gattern 32, 34 und 36 sowie einemInverter 38. Der Eingang in1 des NOR-Gatters 32 unddes NOR-Gatters 36 sind mit dem Eingang 20 derSchaltung 10 verbunden, während der andere Eingang in0des NOR-Gatters 32 mit dem Eingang 22 der Schaltung 10 undder andere Eingang in0 des NOR-Gatters 36 über denInverter 38 mit dem Reset-Eingang 24 verbundenist. Der Eingang in1 des NOR-Gatters 34 ist mit dem Ausgangout0 des NOR-Gatters 32 verbunden, während der andere Eingang in0desselben überden Inverter 38 mit dem Reset-Eingang 24 verbundenist. Der Ausgang des NOR-Gatters 34 ist mit dem Setz-Eingangdes RS-Flip-Flops 14 bzw. dem Eingang in0 des NOR-Gatters 28 verbunden,währendder Ausgang out0 des NOR-Gatters 36 mit dem Reset-Eingang desRS-Flip-Flops 14 bzw.dem Eingang in0 des NOR-Gatters 30 verbunden ist.
    [0024] Entsprechenddem Flip-Flop 14 ist auch das Alarm-RS-Flip-Flop 16 auszwei NOR-Gattern 40 und 42 aufgebaut. Zur Mitkopplungder beiden NOR-Gatter ist der Ausgang out0 des NOR-Gatters 40 mitdem Eingang in1 des NOR-Gatters 42 und umgekehrt der Ausgangdes NOR-Gatters 42 mit dem Eingang in1 des NOR-Gatters 40 verbunden.Der den Rücksetz-Eingangdes Alarm-RS-Flip-Flops 16 bildende Eingangin0 des NOR-Gatters 42 ist mit dem Reset-Eingang 24 derSchaltung 10 verbunden. Das mitgekoppelte Ausgangssignalam Ausgang out0 des NOR-Gatters 42 ist mit Alarm0 bezeichnet,während dasSignal am Ausgang out0 des NOR-Gatters 40 mit Alarm0q bezeichnetist.
    [0025] Diebeiden Flip-Flops 14 und 16 sind durch den Verknüpfungs-Schaltungsteil 18 miteinandergekoppelt. Dieser Schaltungsteil 18 umfasst Inverter 44 und 46,ein AND-Gatter 48 und ein NAND-Gatter 50. DerEingang in0 des AND-Gatters 48 ist über den Inverter 44 mitdem Ausgang out0 des NOR-Gatters 28 des RS-Flip-Flops 14 verbunden,währendder Eingang in1 des AND-Gatters 48 über denInverter 46 mit dem Ausgang out0 des NOR-Gatters 30 des Flip-Flops 14 verbundenist. Der Ausgang dieses AND-Gatters 48 ist wiederum mitdem Setz-Eingang des Alarm-RS-Flip-Flop 16 bzw. dem Eingangin0 des NOR-Gatters 40 verbunden. Das NAND-Gatter 50 istmit seinem Eingang in1 mit dem Ausgang des NOR-Gatters 40 desAlarm-RS-Flip-Flop 16 verbunden, während der andere Eingang in0 über denInverter 46 mit dem Ausgang out0 des NOR-Gatters 30 desSensor-RS-Flip-Flops 14 verbundenist. Der Ausgang out0 dieses NAND-Gatters 50 bildet den Ausgang 26 derSchaltung 10, wobei das an diesem Ausgang anliegende Signal,wie oben erwähnt,mit Alarm bezeichnet ist. Die durch die Inverter 44 und 46 invertiertenSignale des SnsQ und Sns sind mit setAlrm0 bzw. setAlrm1 bezeichnet.
    [0026] Nachdemim vorhergehenden bezugnehmend auf 1 der Aufbauder Schaltung von 1 beschrieben worden ist, wirdim folgenden unter gemeinsamer Bezugnahme auf 1 und 2 die Funktionsweiseder Schaltung von 1 beschrieben.
    [0027] 2 zeigtexemplarische Zeitverläufefür Signale,wie sie in der Schaltung von 1 auftreten. Insbesonderezeigt sie exemplarisch das Verhalten der Schaltung von 1 unterAnsteuerung derselben mit einer unterschiedlichen Kombination vonEingangssignalen Reset, Test1 und Test0, um die Schaltung von 1 ineinen ersten Testmodus, einen zweiten Testmodus, einen Normalmodusbzw. einen Rücksetzmoduszu versetzen, wie es im Folgenden noch näher beschrieben wird. Dabeizeigt 2 insbesondere auch die Wirkweise der Schaltungvon 1 im sensitiven Normalmodus exemplarisch an zweisich verschiedenartig auswirkenden Angriffen.
    [0028] 2 zeigt übereinanderangeordnet und in der Zeit zueinander ausgerichtet exemplarischeSignalverläufefür – von obennach unten – dieSignals Reset, Test1, Test0, Set_Sns, Res_Sns, Sns, SnsQ, Alarm0,Alarm0q, SetAlrm1 und Alarm. Die Zeit ist entlang der waagrechtenRichtung in willkürlichen Einheitenaufgespannt, währenddie Spannung bei den Signalverläufenin vertikaler Richtung in willkürlichenEinheiten aufgetragen ist.
    [0029] Ineinem ersten Zeitabschnitt 80 befindet sich die Schaltung 10 von 1 ineinem Reset- bzw. Rücksetz-Modus.In diesen Modus wird die Schaltung 10 versetzt, indem dasEingangssignal Reset auf einen logisch hohen Zustand bzw. auf dashohe der beiden digitalen Versorgungspotentiale VDD und VSS derSchaltung 10, nämlichVDD, eingestellt wird, währenddie beiden Eingangssignale Test1 und Test0 auf einen logisch niedrigenZustand bzw. auf das niedrigere Versorgungspotential VSS eingestelltwerden. Die logische Verknüpfungder Eingangssignale Reset, Test0 und Test1 durch die Ansteuerschaltung 12 führt zu einemlogisch niedrigen Signal Set_Sns am Setz-Eingang des Sensor-RS-Flip-Flops 14 und einemlogisch hohen Signal Res_Sns am Reset-Eingang dieses Flip-Flops 14,wodurch sich wiederum am Ausgang des RS-Flip-Flops 14 einlo gisch niedriges Signal Sns und logisch hohes Signal SnsQ einstellt.Im Rücksetz-Moduswird folglich das Sensor-RS-Flip-Flop 14 festauf den Zustand (Sns, SnsQ) = (VSS, VDD) eingestellt bzw. initialisiert,weshalb aufgrund der UND-Verknüpfung durchdas AND-Gatter 48 am Setz-Eingang des Alarm-RS-Flip-Flops 16 einlogisch niedriger Zustand anliegt, während am Reset-Eingang desselbendas logisch hohe Reset-Signalanliegt. Aus diesem Grund befindet sich auch das Alarm-RS-Flip-Flop 16 imReset-Modus in dem zurückgesetztenZustand, da das Signal Alarm0 einen logisch niedrigen Zustand unddas Signal Alarm0q einen logisch hohen Zustand aufweist. Die NAND-Verknüpfung durchdas Gatter 50 des zu dem Signal Sns invertierten Signals Set-Alarm1mit dem Signal Alarm0q führtfolglich zu einem logisch niedrigen Zustand des Signals Alarm amAusgang 26 der Schaltung 10 während des Reset-Modus.
    [0030] Aufden Zeitabschnitt 80 folgend ist in einem Zeitabschnitt 82 einerster Testmodus der Schaltung 10 gezeigt. In diesen Testmoduswird die Schaltung 10 versetzt, indem an die Eingänge 20-24 derSchaltung 10 die Eingangssignalkombination Reset=VDD undTest1=VDD angelegt wird. In dem vorliegenden Fall ist im Übergangvon dem Zeitabschnitt 80 zu dem Zeitabschnitt 82 einfachdas Signal Test1 auf einen logisch hohen Zustand geändert worden.Aufgrund der Verknüpfungder Eingangssignale Reset, Test0 und Test1 durch den Ansteuerschaltungsteil 12 werdenhierdurch die Signale Set_Sns und Res_Sns an dem Setz- und Reset-Eingangdes Sensor-RS-Flip-Flops 14 umgekehrt, nämlich auf Set_Sns=VDDund Res_Sns=VSS. Durch diese durch die Eingangssignale an den Eingängen 20-24 bewirkteAnsteuerung des Sensor-RS-Flip-Flops 14 wird das AusgangssignalSns des Sensor-RS-Flip-Flops 14 in einen logisch hohenZustand versetzt, währenddas Signal SnsQ in einen logisch niedrigen Zustand versetzt wird,d.h. (Sns, SnsQ) wird zu (VDD, VSS). Aufgrund der UND-Verknüpfung amGatter 48 bleibt hierdurch weiterhin ein logisch niedrigerZustand am Setz-Eingang des Alarm-RS-Flip-Flops 16 erhalten,wodurch sich der Zustand desselben in Form der Ausgangssignale Alarm0und Alarm0q nicht ändert.Jedoch ändertsich das Signal SetAlarm1 auf einen logisch niedrigen Zustand, wodurchein Alarmsignal Alarm mit logisch hohem Zustand bzw. VDD erzwungenbzw. bewirkt wird, was einen erfolgreichen Test bzw. Fehlerfreiheit derSchaltung 10 anzeigt.
    [0031] Aufden ersten Test-Modus im Zeitabschnitt 82 folgt exemplarischin einem Zeitabschnitt 84 wieder der Reset-Modus, in welchemsich die Signale von 2 in den bezugnehmend auf denZeitabschnitt 80 beschriebenen Zuständen befinden. Auf den Zeitabschnitt 84 folgtein Zeitabschnitt 86, in welchem die Schaltung 10 durcheine Eingangssignal-Kombination Reset = VDD, Test0 = VDD und Test1= VSS in einen zweiten Test-Modusversetzt worden ist. Aufgrund der Eingangssignalkombination undder Verknüpfungderselben durch den Ansteuerschaltungsteil 12 wird in diesemTest-Modus das Sensor-RS-Flip-Flop 14 sowohlam Setz- als auch am Rücksetz-Eingangmit logisch hohen Signalen Set_Sns und Res_Sns angesteuert. AlsFolge hiervon stellt sich am Ausgang des Sensor-RS-Flip-Flops 14 derZustand (Sns, SnsQ) = (VSS, VSS) ein. Diese Signalkombination führt aufgrundder UND-Verknüpfungam Gatter 48 des Verknüpfungs-Schaltungsteils 18 zur Änderungdes Zustands am Setz-Eingang des Alarm-RS-Flip-Flops 16 aufeinen logisch hohen Zustand, wodurch sich, da am Rücksetz-Eingangdesselben immer noch das logisch hohe Reset-Signal anliegt, derZustand des Alarm-RS-Flip-Flops 16 auf (Alarm0, Alarm0q)= (VSS, VSS) ändert.Das wiederum bewirkt aufgrund des logisch niedrigen Zustands vonAlarm0 eine Zustandsänderungdes Signals Alarm am Ausgang 26 auf einen logisch hohenZustand, was einen er folgreichen Test bzw. Fehlerfreiheit der Schaltung 10 anzeigt.
    [0032] Mitden beiden beschriebenen Testmodi während der Zeitabschnitte 82 und 86 istes folglich möglich,die Funktionstüchtigkeitder Schaltung von 1 zu testen. In 2 folgtexemplarisch auf den Zeitabschnitt 86 wieder ein Zeitabschnitt 88,in welchem die Schaltung von 1 in einenReset-Modus versetzt wird. In diesem Zustand stellen sich die Signaleder Schaltung von 1 wieder auf die logischen Zustände ein,wie sie bezugnehmend auf den Zeitabschnitt 80 beschriebenworden sind.
    [0033] Nachdem Zeitabschnitt 88 wird in 2 die Schaltungvon 1 in einem darauffolgenden Zeitabschnitt 90 ineinen Normalmodus versetzt. Im Normalmodus ist die Schaltung 10 von 1 "scharf", d.h. sie ist sensitivfür manipulativeAngriffe bzw. externe Manipulationen an der zu schützendenelektronischen Schaltung, die sich ja gleichermaßen auf das Sensor-RS-Flip-Flop 14 auswirken.Die Schaltung 10 wird in den Normalmodus durch die EingangssignalkombinationReset = VSS, Test1 = VSS und Test0 = VSS versetzt. Während desNormalmodus wird diese Eingangssignalkombination beibehalten. Aufgrund dieserEingangssignalkombination und der Verknüpfung derselben durch den Ansteuerschaltungsteil 12 liegenam Setz- und Rücksetz-Eingangdes Sensor-RS-Flip-Flops 14 logisch niedrige Zustände an. DasSensor-RS-Flip-Flop 14 behält also seinen stabilen Zustand(Sns, SnsQ) = (VSS, VDD) aus dem vorhergehenden Modus, nämlich demRücksetz-Modus bei,so lange das Sensor-RS-Flip-Flop 14 aus diesem stabilenZustand nicht durch eine externe Manipulation bzw. eine externeStörungherausgebracht wird. Solange folglich das RS-Flip-Flop 14 diesenstabilen Zustand beibehält,bleiben auch hiervon abhängi gen SignaleAlarm0, Alarm0q, Set-Alarm1 und Alarm unverändert wie bei dem Reset-Modusaus dem Zeitabschnitt 88.
    [0034] ZurVeranschaulichung der Funktionsweise der Schaltung 10 von 1 beider Erfassung einer externen Manipulation ist nun bei einem Zeitpunkt 92 während desZeitabschnittes 90 exemplarisch der Fall dargestellt, dassdas Sensor-RS-Flip-Flop 14 durch einen manipulativen Angriffin den anderen stabilen Zustand (Sns, SnsQ) = (VDD, VSS) versetzt wordenist. Wie es späterbezugnehmend auf 3 beschrieben wird, kann diesbeispielsweise durch eine Manipulation mittels ionisierender bzw.Elektron-Loch-Paare erzeugender Strahlung dadurch bewirkt wordensein, dass in einem in Sperrrichtung gepolten pn-Übergangeines Transistors innerhalb des NOR-Gatters 28 ein Kurzschlusserzeugt worden ist. Die Zustandsänderungdes Flip-Flops 14 bewirkt zwar keine Zustandsänderungdes Alarm-RS-Flip-Flops 16,da ja aufgrund der UND-Verknüpfungdurch das Gatter 48 das Signal am Setz-Eingang desselbenweiterhin einen logisch niedrigen Zustand einnimmt, aber die Zustandsänderungdes Signals Sns hat eine Zustandsänderung des dazu inversen SignalssetAlrm1 auf einen logischen niedrigen Zustand zur Folge, woraufhindas Alarm-Signal Alarm einen logisch hohen Zustand annimmt. Dermanipulative Angriff 92 ist folglich erfasst worden. DasSignal Alarm bleibt solange in dem logisch hohen Zustand, bis dieSchaltung von 1 wieder in den Rücksetz-Modusversetzt wird. Dies ist in 2 exemplarischbei sich an dem Zeitabschnitt 90 anschließenden Zeitabschnitt 94 derFall, bei dem die Schaltung 10 durch die Eingangssignalkombination(Reset, Test1, Test0) = (VDD, VSS, VSS) angesteuert wird, um dieSchaltung 10 in den Reset-Modus zu versetzen.
    [0035] Beidem exemplarischen Angriff 92 ist das Sensor-RS-Flip-Flop 14 voneinem stabilen Zustand in den anderen versetzt worden, was quasizur Umspeicherung des RS-Flip-Flops 14 geführt hatund damit zur dauerhaften Alarmierung durch das Signal Alarm. DieSchaltung von 1 ist jedoch auch dazu in derLage, eine nur kurzzeitige Versetzung des Flip-Flops von 1 ineinen Zustand zu Erfassen, in welchem sich am Ausgang des RS-Flip-Flops 14 der Zustand(Sns, SnsQ) = (VSS, VSS) einstellt. Dies wird in 2 indem sich an den Zeitabschnitt 94 anschließenden Zeitabschnitt 96 veranschaulicht.Im Zeitabschnitt 96 wird die Schaltung von 1 wieder imNormalmodus betrieben, d.h. an den Eingängen 20-24 liegtdie Normalmodus-Eingangssignalkombination (Reset, Test1, Test0)= (VSS, VSS, VSS) an. Zu Beginn des Zeitabschnitts 96 befindetsich das Sensor-RS-Flip-Flop 14 wieder im vorgeseheneninitialisierten Zustand (Sns, SnsQ) = (VSS, VDD). Während einernur kurzen Zeitdauer 98 jedoch bewirkt exemplarisch in 2 eineexterne Manipulation, dass das Sensor-RS-Flip-Flop 14 ausseinem initialisierten stabilen Zustand gerät und den Zustand (Sns, SnsQ) =(VSS, VSS) annimmt. Insbesondere bewirkt die Manipulation 98 zueinem Zeitpunkt, der in 2 mit einer gestrichelten Linie 100 angezeigtist, dass das Ausgangssignal des Sensor-RS-Flip-Flop 14 SnsQ vondem logisch hohen Zustand auf den logisch niedrigen Zustand VSSfällt.Dies kann beispielsweise durch manipulativen Kurzschluss eines internen Transistorsdes NOR-Gatters 28 hervorgerufen worden sein, der den Ausgangdes NOR-Gatters 28 mit dem Versorgungspotential VSS verbindet.Die kurzzeitig in der Zeitdauer 98 anhaltende Signalkombination(Sns, SnsQ) = (VSS, VSS) hat die Signalkombination (SetAlarm1, SetAlarm0)= (VDD, VDD) zur Folge, weshalb sich der logische Zustand am Setz-Eingangdes Alarm-RS-Flip-Flop 16 voneinem logisch niedrigen auf einen logisch hohen Zustand ändert, dadas AND-Gatter 48 eine UND- Verknüpfung der beiden Signale SetAlarm0und SetAlarm1 bildet und an den Setz-Eingang weitergibt. Dies hat zurFolge, dass das Alarm-RS-Flip-Flop 16 gesetzt wird. Esspeichert somit den kurzzeitig anhaltenden Zustand (Sns, SnsQ) =(VSS, VSS) des Sensor-RS-Flip-Flops 14. Das Alarm-RS-Flip-Flop 16 ändert nunwiederum seinerseits seinen stabilen Zustand von (Alarm0, Alarm0q)= (VSS, VDD) in (Alarm0, Alarm0q) = (VDD, VSS). Da sich lediglich dasSignal SnsQ nicht jedoch das Signal Sns geändert hat, bleibt also zwardas Signal SetAlarm1 am Eingang des NAND-Gatters 50 gleich,aber das Signal Alarm0q am anderen Eingang des NAND-Gatters 50 hatsich geändert.Dies hat zur Folge, dass das Alarm-Signal Alarm einen logisch hohenZustand annimmt und damit den manipulativen Angriff 98 anzeigt.
    [0036] Durchdie Speicherung der auch nur kurzzeitig währenden Zustandsänderungdes Sensor-RS-Flip-Flops 14 wird folglich der Angriff 98 zuverlässig angezeigt.Welchen der stabilen Zustände dasAusgangssignalpaar (Sns, SnsQ) des Flip-Flops 14 danachannimmt, nämlich(VDD, VSS) oder (VSS, VDD), ist für die Erfassung des Angriffesunerheblich. In 2 ist exemplarisch gezeigt,dass zu einem Zeitpunkt 102 am Ende der Angriffszeitdauer 98 das Sensor-RS-Flip-Flop 14 denstabilen Zustand (Sns, SnsQ) = (VDD, VSS) annimmt, der ebenfallszu einer Alarmierung führt,wie es bezugnehmend auf den exemplarischen Angriff 92 bereitsbeschrieben worden ist. Der genaue stabile Zustand, in welchen dasSensor-RS-Flip-Flop 14 nach dem Zwischenzustand in derZeitdauer 98 wechselt, ist jedoch nicht mit Sicherheitvorhersagbar. Durch die Speicherung des kurzzeitigen Zustandswechselsdurch das Alarm-RS-Flip-Flop 16 bleibt das Alarm SignalAlarm jedoch auch dann weiterhin in einem logisch hohen Zustand,wenn sich das RS-Flip-Flop 14 zum Zeitpunkt 102 wiederin den stabilen Zustand (Sns, SnsQ) = (VSS, VDD) begäbe. In diesemFall bliebe nämlichdas Alarm-RS-Flip-Flop 16 gesetzt,d.h. es speicherte weiterhin den kurzzeitigen Vorfall 98,weshalb das Signal Alarm0q auch nach dem Zeitpunkt 102 ineinem logisch niedrigen Zustand bliebe. Dies führte dazu, dass auch in diesemFall des AND-Gatter 50 weiterhin ein Alarmsignal Alarmmit logisch hohem Zustand bzw. Alarm = VDD ausgäbe.
    [0037] Wiebei der Beschreibung des Angriffs 92 verbleibt die Schaltung 10 von 1 nachdem Angriff 98 in dem Zustand, da (Sns, SnsQ) = (VDD, VSS)ist, so lange, bis die Schaltung 10 in einem Rücksetz-Modusversetzt wird, was in 2 exemplarisch bei einem sichan den Zeitabschnitt 96 anschließenden Zeitabschnitt 104 derFall ist, woraufhin wiederum ein Normalmodus-Zeitabschnitt 106 folgt.
    [0038] Diefolgende Beschreibung von 1 und 2 hatin anderen Worten ausgedrücktgezeigt, dass die Schaltung 10 eine digitale Sensorzelleist, deren strahlungsempfindlicher Teil das Sensor-RS-Flip-Flop 14 umfasst,das eingangsseitig mit den Signalen Reset, Test0 und Test1 angesteuert wird.Das zweite RS-Flip-Flop 16 dient der Speicherung einesunter dem Einfluss ionisierender Strahlung auch nur kurzzeitig währendenZustandes (Sns, SnsQ) = (VSS, VSS) in dem Sensor-RS-Flip-Flop 14, wobei,wie üblich,mit VSS das niedrige der beiden digitalen VersorgungspotentialeVDD und VSS bezeichnet wurde. Mit Alarm0q = VSS wird dann auch Alarm= VDD, womit der Einfluss der ionisierenden Strahlung angezeigtwird. Der Zustand (Sns, SnsQ) = (VSS, VSS) kann, wie gezeigt, für Testzweckeerzwungen werden, indem die Eingangssignal-Kombination (Reset, Test0,Test1) = (VDD, VDD, VSS) verwendet wird. Ein zweiter Testfall bestandin der Eingangssignal-Kombination (Reset, Test1) = (VDD, VDD), wodurch(Sns, SnsQ) = (VDD, VSS) gilt und damit Alarm = VDD bewirkt wird.Im Reset-Modus gilt (Reset, Test0, Test1) = (VDD, VSS, VSS) unddamit wird wegen Set_Sns = VSS, Res_Sns = VDD der Zustand (Sns,SnsQ) = (VSS, VDD) bewirkt, der auch erhalten bleibt, nachdem Resetauf VSS gesetzt wird, und damit der Normal-Modus eingeschaltet wird,in welchem gilt: (Reset, Test0, Test1) = (VSS, VSS, VSS). In diesemNormal-Modus gilt also Set_Sns = VSS, Res_Sns = VSS, (Sns, SnsQ)= (VSS, VDD), (Alarm0, Alarm0q) = VSS, VDD) und Alarm = VSS. Strahlungsalarm,also Alarm = VDD kommt dann zustande, wenn, wie beschrieben, auchnur kurzzeitig sich der Zustand (Sns, SnsQ) = (VSS, VSS) einstellt, oderdas RS-Flip-Flop 14 von(Sns, SnsQ) = (VSS, VDD) auf den Zustand (Sns, SnsQ) = (VDD, VSS) kippt.
    [0039] Obwohles möglichist, die NOR-Gatter des Sensor-RS-Flip-Flops 28 und 30 symmetrischaufzubauen und/oder dafürStandardkomponenten zu verwenden, ist es vorzuziehen, die Empfindlichkeitder Schaltungsknoten, an denen die Signale (Sns, SnsQ) vorliegen,gegenüberionisierender Strahlung bzw. fürZustandsänderungenvon (Sns, SnsQ) = (VSS, VDD) auf (Sns, SnsQ) = (VSS, VSS) oder (VDD, VSS)zu erhöhen.Eine Empfindlichkeitserhöhung kanndurch geeignete Dimensionierung von Transistorweiten und -längen vonTransistoren innerhalb der beiden NOR-Gatter 28 und 30 sowieder Flächenvon Diffusionsgebieten, mit denen n-Kanal- und p-Kanal-Transistoreninnerhalb der NOR-Gatter 28 und 30 an die KnotenSns, SnsQ angeschlossen sind, erhalten werden. Insbesondere ergibtsich eine erhöhte Empfindlichkeitaus folgenden Einstellungen: • eine Vergrößerung derDiffusionsflächender n-Kanal-Transistoren,mit denen das NOR-Gatter 28 an den Knoten SnsQ bzw. demKnoten, an dem SnsQ anliegt, angeschlossen ist, bzw. eine Vergrößerung derDiffusionsflächender n- Kanal-Transistoren,mit denen das NOR-Gatter 30 an den Knoten Sns angeschlossenist • eineVergrößerung derDiffusionsflächedes p-Kanal-Transistors,mit dem das NOR-Gatter 30 an den Knoten Sns angeschlossenist • Vorsehenvon im Vergleich zu den p-Kanal-Transistoren des NOR-Gatters 30 längeren und schmalerenp-Kanal-Transistorenin dem NOR-Gatter 28, und/oder • Vorsehenvon im Vergleich zu den n-Kanal-Transistoren des NOR-Gatters 28 längeren und schmalerenn-Kanal-Transistorenin dem NOR-Gatter 30.
    [0040] Durchdiese Maßnahmenkönnenzusätzlich zuAngriffen mit ionisierender Strahlung auch sogenannte "Spike Angriffe" auf die VersorgungsspannungsdifferenzVDD-VSS erkannt werden, da hierdurch Sorge getragen werden kann,die Transistoren, aus denen die NOR-Gatter 28 und 30 aufgebautsind, und deren Drain-Flächenhinreichend unsymmetrisch zu dimensionieren, so dass das Sensor-RS-Flip-Flop 14 nachdem VDD-VSS-Spike mit extrem hoher Wahrscheinlichkeit in den Zustand(Sns, SnsQ) = (VDD, VSS) übergeht.
    [0041] Umdies näherzu veranschaulichen, zeigt 3 ein Ausführungsbeispielfür einemöglicheImplementierung der NOR-Gatter 28 und 30 als CMOS-NOR-Gatter,um das Flip-Flop zu bilden, wobei die vorliegende Erfindung jedochnicht auf dieses Ausführungsbeispielund auch nicht auf CMOS-Technologie im allgemeinen beschränkt ist.Obwohl 3 nur ein NOR-Gatterzeigt, wird im folgenden davon ausgegangen, dass nach diesem Ausführungsbeispielbeide NOR-Gatter 28 und 30 auf die in 3 gezeigteWeise aufgebaut sind, um das Flip-Flop 14 zu bilden.
    [0042] DasNOR-Gatter von 3 umfasst die beiden Eingänge in1und in0 sowie den Ausgang out0. Zudem umfasst es Anschlüsse an dasVersorgungspotential VDD und an das niedrigereVersorgungspotential VSS. Darüber hinausumfasst das NOR-Gatter zwei n-Kanal-FETs T1 undT2 die mit ihren Source-Drain-Strecken zwischendas Versorgungspotential VSS und den Ausgangout0 parallel zueinander geschaltet sind, und zwei p-Kanal-FETs T'1 undT'2, diemit ihren Source-Drain-Strecken in Serie zwischen VersorgungspotentialVDD und den Ausgang out0 geschaltet sind.Die Gate-Anschlüsseder Transistoren T1 und T'1 sindmit dem Eingang in1 und die Gate-Anschlüsse der Transistoren T2 und T'2 mit dem Eingang in0 verbunden.
    [0043] Mitdieser exemplarischen Konfiguration für die XOR-Gatter 28 und 30 lässt sichnun eine erhöhte Empfindlichkeitder Schaltung von 1 realisieren, wenn eine odermehrere der folgenden Maßnahmen befolgtwerden: • dieDiffusionsflächender n-Kanal-Transistoren T1 und T2 in dem NOR-Gatter 28 sind relativzu den Diffusionsflächender p-Kanal-Transistoren T'1 und T'2 in demselben vergrößert und/oder die Diffusionsflächen dern-Kanal-TransistorenT1 und T2 in demNOR-Gatter 30 sind relativ zu den Diffusionsflächen derp-Kanal-Transistoren T'1 und T'2 in demselben vergrößert. • dieDiffusionsflächedes p-Kanal-Transistors T'2 und/oder des p-Kanal-Transistors T'1 des NOR-Gatters 30 istim Vergleich zu der Diffusionsflächedes bzw. der entsprechenden p-Kanal-Transistoren T'1,T'2 desanderen NOR-Gatters 28 vergrößert. • diep-Kanal-Transistoren T'1, T'2 des NOR-Gatters 28 sind länger undschmälerals die p-Kanal-Transistoren T'1, T'2 des NOR-Gatters 30 und/oder • dien-Kanal-Transistoren T1 und T2 des NOR-Gatters 30 sindlängerund schmälerals die n-Kanal-Transistoren T1 und T2 des NOR-Gatters 28.
    [0044] Bezugnehmendauf 4 wird im folgenden eine Möglichkeit dafür beschrieben,wie eine Mehrzahl von digitalen Sensorzellen wie diejenige, diein 1 gezeigt ist, in einem Chip gemeinsam integriert undals gemeinsame Manipulationserfassungsvorrichtung verschaltet werdenkönnten.Die Manipulationserfassungsvorrichtung von 4 ist mit 200 angezeigtund umfasst N+1 Sensorzellen 10. Die drei Eingänge jederSensorzelle sind mit Reset, Test0 und Test1 gekennzeichnet und derAusgang mit Alarm, entsprechend der Anzeige der anliegenden Signale anden Ein- bzw. Ausgängenin 1. Die von den einzelnen N+1 Sensorzellen 10 ausgegebenen Alarmsignalesind mit Alarm_0, Alarm_1 ... Alarm_N bezeichnet. Die Gesamt-Schaltung 200 umfassteinen Reset-Eingang 202, der mit dem Reset-Eingang jederSensorzelle 10 verbunden ist, einen Eingang 204,der mit dem Eingang Test0 jeder Sensorzelle 10 verbundenist, einen Eingang 206, der mit dem Eingang Test1 jederSensorzelle 10 verbunden ist, und einen Ausgang 208.Die Alarm-AusgängeAlarm der Sensorzellen 10 sind derart miteinander logischverknüpft,dass am Ausgang 208 eine ODER-Verknüpfung aller AusgangssignaleAlarm_0 ... Alarm_N als Alarmsignal Alarm_N_0 am Ausgang 208,d.h. als Alarmsignal der Gesamt-Schaltung 200, ausgegeben wird,d.h. Alarm_N_0 = A larm_0 ∨ Alarm_1 ∨ ... ∨ Alarm_N.Insbesondere sind dazu der Alarm-Ausgang zweier Sensorzellen 10,die die Alarmsignale Alarm_0 und Alarm_1 ausgeben, mit den beidenEingängeneines OR-Gatters 210 verbunden. Dieses gibt an seinem Ausgangein ODER-verknüpftes AlarmsignalAlarm_1_0 aus, d.h. eine ODER-Verknüpfung derbeiden Alarmsignale Alarm_0 und Alarm_1. Der Ausgang dieses OR-Gattersist wiederum mit einem Eingang eines weiteren OR-Gatters (nichtgezeigt) verbunden, mit dessen anderem Eingang der Alarm-Ausgangeiner weiteren Sensorzelle 10 verbunden ist usw. Schließlich erhält ein N-tes OR-Gatter 212 aneinem seiner Eingängeeine ODER-Verknüpfungder Alarm Signale Alarm_0 ... Alarm_n–1, nämlich das Signal Alarm_n–1_0 = Alarm_0 ∨ Alarm_1 ∨ ... ∨ Alarm_N–1, undist mit dem anderen Eingang mit dem Ausgang Alarm der Sensorzelle 10 verbunden,die das Signal Alarm_N ausgibt. Der Ausgang dieses letzten OR-Gatters 212 ist mitdem Ausgang 208 der Gesamt-Schaltung 200 verbunden.Insgesamt benötigtdie Gesamt-Schaltung 200 folglich N OR-Gatter 210, 212 zur ODER-Verknüpfung allerAlarm-Ausgängeder Sensorzelle 10.
    [0045] DieVerschaltung der Sensorzellen 10 von 4 istfolglich derart, dass das Gesamtalarm Signal Alarm_N_0 aus einerlogischen ODER-Verknüpfungder einzelnen Alarm Signale Alarm_0, Alarm_1, ... Alarm_N der einzelnenSensorzellen 10 gebildet wird. Das Ausführungsbeispiel nach 4 eignet sichbeispielsweise füreine Semi-Custom-Implementierung, d.h. die digitalen Sensorzellen 10 können als Standardzellenimplementiert sein, und könnensomit an praktisch beliebiger Stelle im Layout platziert werden.
    [0046] 5 zeigtein weiteres Ausführungsbeispiel für eine Verschaltungmehrerer Sensorzellen 10 in einer gemeinsamen Schaltung 300.Auch die Schaltung 300 umfasst drei Eingänge, nämlich einenEingang 302, der mit dem Reset-Eingang jeder Sensorzelle 10 verbundenist, einen Eingang 304, der mit dem Eingang Test0 jederSensorzelle 10 verbunden ist, und einen Eingang 306,der mit dem Eingang Test1 jeder Sensorzelle 10 verbundenist. Darüberhinaus umfasst die Gesamtschaltung 300 einen Ausgang 308,an welchem das Gesamtalarmsignal Alarm_N_0 ausgegeben wird. DasAlarmsignal Alarm_N_0 wird bei dem Ausführungsbeispiel von 5 über einsogenanntes "Wired-OR" bzw. ein verdrahtetesODER erhalten, wie es im folgenden beschrieben wird. Insbesondereumfasst dazu die Schaltung 300 einen Schaltungsteil 310 miteinem NOR-Gatter 312 und einem NAND-Gatter 314,der aus den Gesamteingangssignalen an den Eingängen 302-306 einbinäresSignal erzeugt, das angibt, ob in den Schaltungen 10 derRücksetz-Modusvorliegt oder nicht. Insbesondere ist ein Eingang in0 des NOR-Gatters 312 mitdem Eingang 306 und ein Eingang in1 des NOR-Gatters 312 mitdem Eingang 304 verbunden, während der Ausgang desselbenmit einem Eingang in0 des NAND-Gatters 314 verbunden ist.Der andere Eingang in1 des NAND-Gatters 314 ist mit demEingang 302 verbunden, und der Ausgang desselben gibt dasSignal aus, dass das Vorliegen des Reset-Modus in den Speicherzellen 10 durcheinen logisch niedrigen und das Nicht-Vorliegen eines Reset-Modusdurch einen logisch hohen Zustand anzeigt. Der Ausgang des NAND-Gatters 314 istmit einem Gate-Anschluß einesp-Kanal-Transistors 316 verbunden, der mit seiner Drain-Source- bzw. Steuerstreckezwischen das Versorgungspotential VDD und eine Bit-Leitung 318 geschaltetist, um in allen Betriebs-Modi der Speicherzellen 10 außer demReset-Modus, d.h. in den beiden Testmodi oder dem Normal-Modus,die Bit-Leitung 318 auf das Versorgungspotential VDD vorzuspannen.N+1 n-Kanal-Transistoren 320 sindparallel zueinander mit ihren Steuerstrecken zwischen die Bit-Leitung 318 und dasVersorgungspotential VSS geschaltet, wobei der Gate-Anschluß jedes dieserTransistoren 320 mit dem Alarm-Ausgang eines unterschiedlichender Sensorzellen 10 verbunden ist, um eines der Alarm-SignaleAlarm_0, Alarm_1 ... Alarm_N der einzelnen Sensorzellen 10 zuerhalten. In allen Betriebsmodi, bei denen es folglich möglich ist,dass die Sensorzellen 10 einen logisch hohen Zustand alsAlarmsignal Alarm_0, Alarm_1 ... bzw. Alarm_N ausgeben, befindetsich die Bit-Leitung 318 aufgrund des geschlossenen Transistors 316 aufdem Potential VDD. Geben nun, aufgrund eines Test-Modus oder aufgrundeines Angriffes im Normalmodus eine oder mehrere der Sensorzellen 10 einenlogisch hohen Zustand als Alarm-Signal Alarm_0, Alarm_1 ... bzw. Alarm_Naus, so wird der entsprechende oder so werden die entsprechendenTransistoren 320 leitend, und das Potential der Bit-Leitungfällt wiederab auf das Versorgungspotential VSS. Die Bit-Leitung 318 ist über einenInvertierer 322 mit dem Ausgang 308 verbunden,so dass ein auf das Potential VSS runtergezogenes Signal auf derBit-Leitung 318 ein logisch hohes Gesamtausgangs-SignalAlarm_N_0 zur Folge hat, was im Normalmodus einen Angriff und ineinem der beiden Testmodi einen erfolgreichen Test anzeigt. ZumHalten des Potentials VDD am Knoten 318 für den Fallvon VDD an 316 sowie zur Signalverstärkung bei der Potentialänderungan der Bit-Leitung 318 sindferner ein p-Kanal-Transistor 324 und ein Invertierer 326 vorgesehen,von denen der p-Kanal-Transistor 324 mit seiner Steuerstreckezwischen das VDD- Versorgungspotential und die Bit-Leitung 318 geschaltetist, währendder Inverter 326 in einen Kopplungspfad zwischen Sourceund Gate des Transistors 324 geschaltet ist.
    [0047] DasAusführungsbeispielvon 5 eignet sich beispielsweise innerhalb von Full-Custom-Makros,wie z.B. bei Speichern und Bit-Slice-Implementierungen von Datenpfaden.
    [0048] Bezugnehmendauf die vorhergehenden Ausführungsbeispielewird noch darauf hingewiesen, dass die vorliegende Erfindung nichtauf Ausführungsbeispielebegrenzt ist, bei denen als Sensor-Kippschaltung ein RS-Flip-Flop verwendetwird. Vielmehr sind auch Ausgestaltungen der vorliegenden Erfindungdenkbar, bei denen die Sensor-Kippschaltung eine andere bistabileKippschaltung ist. Da bei einem Flip-Flop bereits ein kurzer Impulsgenügt, umeinen Umkippvorgang, d.h. einen Wechsel von einem Zustand zu einemanderen, auszulösen,sind jedoch Flip-Flopszur Verwendung als Kippschalter bevorzugt. Als Sensor-Kippschaltung könnten ferner mitgekoppelteDigitalschaltungen verwendet werden, die nur einen stabilen Zustandaufweisen, wie z.B. eine monostabile Kippschaltung, die nur einenstabilen Zustand und einen zweiten Zustand aufweist, der nur für eine bestimmte,durch die Dimensionierung festgelegte Zeit stabil ist. Bevorzugtsind hierbei wiederum jedoch bistabile Kippschaltungen, da auf dieseWeise erzielt werden kann, dass bei kurzzeitigen Versorgungsspannungsschwankungendie Sensor-Kippschaltungdazu tendiert, nach solchen Schwankungen den Zustand dauerhaft einzunehmen,auf den die Kippschaltung nicht initialisiert worden ist.
    [0049] Fernerwird bezugnehmend auf vorhergehendes Ausführungsbeispiel darauf hingewiesen, dassdas Vorsehen eines Alarm-RS-Flip-Flopsnicht unbedingt erforderlich ist. Wie es im vorhergehenden bezugnehmendauf 3 und auch auf 1 und 2 beschriebenworden ist, ist es möglich,die Transistoren der NOR-Gatter des Sensor-RS-Flip-Flops derartunsymmetrisch zu dimensionieren, dass nach Angriffen das Sensor-RS-Flip-Flopohnehin dazu tendiert, in den von dem initialisierten Zustand unterschiedlichenZustand überzugehen.Für bestimmteAnwendungen kann diese Wahrscheinlichkeit ausreichend sein, um eineausreichende Sicherheit vor Angriffen zu gewährleisten.
    [0050] Imvorhergehenden ist nicht beschrieben worden, welche Maßnahmenaufgrund des Alarmsignals am Ausgang 26, 208 oder 308 ausgelöst werden könnten. Einemit einer der Vorrichtungen 10, 200 oder 300 verseheneintegrierte Schaltung könnte eineMaßnahme-Einrichtungumfassen, die ansprechend auf das Alarmsignal die gesamte integrierte Schaltungbzw. den gesamten die integrierte Schaltung beinhaltenden Chip abschaltet,jegliche weitere Datenausgabe unterbindet, geheime Daten, die in derintegrierten Schaltung gespeichert sind, löscht und/oder einen Neustartder Schaltung bewirkt. Eine Maßnahmekönntejedoch auch darin bestehen, das Auftreten von Alarmsituationen bzw.erfasste Angriffsszenarien zu protokollieren, so dass auf diese Datenzurückgegriffenwerden kann, um auch nach diesen Angriffen noch entscheiden zu können, obdie integrierte Schaltung normal arbeitet oder nicht.
    [0051] Fernerwird darauf hingewiesen, dass der Ansteuerschaltungsteil von 1 auchanders ausgestaltet sein könnte.Insbesondere ist es nicht notwendig, die vorhergehend beschriebeneTest-Modi bzw. deren Auslösbarkeitzu implementieren. Insbesondere könnte eine einfachere Eingangsansteuerschaltungverwendet werden, um das Sensor-Flip-Flop geeignet vorzuinitialisieren.
    [0052] Fernerwird darauf hingewiesen, dass, obwohl im vorhergehenden die zu schützende elektrischeSchaltung nicht weiter beschrieben worden ist, diese elektrischeSchaltung jegliche elektrische Schaltung sein könnte. Vorzugsweise ist diezu schützendeelektrische Schaltung gemeinsam mit der Schutzschaltung 10, 200 bzw. 300 ineinem gemeinsamen Chip integriert. In dem Fall der Schaltungen 200 und 300 wäre einemit der zu schützenden Schaltungverschränktebzw. überdieselbe verteilte Anordnung der einzelnen Sensorzellen bevorzugt. Beieiner gemeinsamen Integration der zu schützenden elektrischen Schaltungmit der Sensorzelle nach 1 ist eine möglichst nahe bzw. benachbarteAnordnung vorteilhaft. Bei dem Ausführungsbeispiel nach 4 und 5 sinddie Sensorzellen bevorzugter Weise über die Chipfläche gleichmäßig verteilt oderauf eine Art und Weise verteilt, die der Anfälligkeit der verschiedenenTeile der zu schützenden elektrischenSchaltung entspricht. Vorzugsweise ist die zu schützende Schaltungeine elektrische Schaltung, die kryptographische Algorithmen durchführen kann,bzw. dazu vorgesehen ist, geheime Daten zu verarbeiten. Die zu schützende Schaltungkann aber ferner eine Steuerschaltung sein, die hochsensitive Aufgabendurchführtbzw. hochsensitive Daten verarbeitet, wie z.B. ein Controller ineinem Steuerchip eines Kernkraftwerks oder dergleichen.
    [0053] Bezugnehmendauf 1 wird insbesondere auch darauf hingewiesen, dassdie Gatter 40 und 48 zu einem gemeinsamen Gatterverwoben werden könnten,das die Signale (Set-Alarm0, Set-Alarm1 undAlarm0) zu ((SetAlrm0 ∧ SetAlrm1) ∨ Alarm0) verknüpft, umdas Signal Alarm0q zu halten.
    [0054] Insbesonderewird darauf hingewiesen, dass abhängig von den Gegebenheitendas erfindungsgemäße Schemazur Angriffserkennung auch in Software implementiert sein kann.Die Implementation kann auf einem digitalen Speichermedium, insbesondereeiner Diskette oder einer CD mit elektronisch auslesbaren Steuersignalenerfolgen, die so mit einem programmierbaren Computersystem zusammenwirkenkönnen,dass das entsprechende Verfahren ausgeführt wird. Allgemein bestehtdie Erfindung somit auch in einem Computerprogrammprodukt mit aufeinem maschinenlesbaren Trägergespeicherten Programmcode zur Durchführung des erfindungsgemäßen Verfahrens,wenn das Computer programmprodukt auf einem Rechner abläuft. Inanderen Worten ausgedrücktkann die Erfindung somit als ein Computerprogramm mit einem Programmcodezur Durchführungdes Verfahrens realisiert werden, wenn das Computerprogramm aufeinem Computer abläuft.
    10 Manipulationserfassungsschaltung 12 Ansteuerschaltungsteil 14 Sensor-RS-Flip-Flop 16 Alarm-RS-Flip-Flop 18 Verknüpfungs-Schaltungsteil 20 Eingang 22 Eingang 24 Eingang 26 Ausgang 28 NOR-Gatter 30 NOR-Gatter 32 NOR-Gatter 34 NOR-Gatter 36 NOR-Gatter38 Inverter 40 NOR-Gatter 42 NOR-Gatter 44 Inverter 46 Inverter 48 AND-Gatter 50 NAND-Gatter 200 Gesamtschaltung 202 Eingang 204 Eingang 206 Eingang 208 Ausgang 210 OR-Gatter 212 OR-Gatter 300 Gesamtschaltung 302 Eingang 304 Eingang 306 Eingang 308 Ausgang 310 Schaltungsteil 312 NOR-Gatter 314 NAND-Gatter 316 p-Kanal-Transistor 318 Bit-Leitung 320 n-Kanal-Transistor 322 Inverter 324 p-Kanal-Transistor 326 Inverter
    权利要求:
    Claims (15)
    [1] Vorrichtung zur Erfassung einer externen Manipulationeiner elektrischen Schaltung, mit einer Kippschaltung (14)mit einem ersten Zustand und einem zweiten Zustand; einer Einrichtung(12) zum Initialisieren der Kippschaltung (14)in den ersten Zustand; und eine Einrichtung (16, 18)zum Erfassen der externen Manipulation, falls die Kippschaltung(14) von dem ersten Zustand in den zweiten Zustand wechselt.
    [2] Vorrichtung gemäß Anspruch1, bei dem die Kippschaltung (14) eine bistabile Kippschaltung(14) ist, und der erste und der zweite Zustand stabileZuständesind.
    [3] Vorrichtung gemäß Anspruch1 oder 2, bei dem die Kippschaltung (14) ein erstes RS-Flip-Flop (14)ist, das einen Setz-Eingang, einen Rücksetz-Eingang, einen erstenAusgang und einen zweiten Ausgang aufweist, und bei dem der ersteZustand dadurch definiert ist, dass ein erster logischer Zustandam ersten Ausgang und ein zweiter, zu dem ersten unterschiedlicherlogischer Zustand am zweiten Ausgang anliegt, und der zweite Zustanddadurch definiert ist, dass der zweite logische Zustand am erstenAusgang und der erste logische Zustand am zweiten Ausgang anliegt.
    [4] Vorrichtung gemäß Anspruch3, bei der die Einrichtung (16, 18) zum Erfassenein zweites RS-Flip-Flop (16) umfasst, das derart mit demersten und zweiten Ausgang des ersten RS- Flip-Flops (14) gekoppelt ist,dass ein Zustand des ersten RS-Flip-Flops (14), da an beidenAusgängendes ersten RS-Flip-Flops(14) ein gleicher logischer Zustand anliegt, zu einem Kippendes zweiten RS-Flip-Flops (16) von einem ersten stabilenZustand des zweiten RS-Flip-Flops (16) zu einem zweiten,zu dem ersten unterschiedlichen stabilen Zustand des zweiten RS-Flip-Flops(16) führt,und die Einrichtung (16, 18) zum Erfassen ausgebildetist, um die externe Manipulation auch dann zu erfassen, wenn daszweite RS-Flip-Flop (16) von dem ersten stabilen Zustand zudem zweiten stabilen Zustand kippt.
    [5] Vorrichtung gemäß Anspruch4, bei der das zweite RS-Flip-Flop(16) einen Setz-Eingang und einen Rücksetz-Eingang aufweist, wobeian dem Setz-Eingang eine logische Verknüpfung eines logischen Zustandsan dem ersten Ausgang des ersten RS-Flip-Flops (14) und eines logischenZustands am zweiten Ausgang des ersten RS-Flip-Flops (14)anliegt, die anzeigt, ob an den beiden Ausgängen des ersten RS-Flip-Flopsder gleiche logische Zustand anliegt.
    [6] Vorrichtung gemäß Anspruch5, bei der die Einrichtung (16, 18) zum Erfassenferner eine Einrichtung (18) zum logischen Verknüpfen eineslogischen Zustands an einem der beiden Ausgänge des ersten RS-Flip-Flops(14) mit einem logischen Zustand an einem der beiden Ausgänge deszweiten RS-Flip-Flops(16) aufweist, um ein Signal zu erhalten, das eine Erfassungder externen Manipulation anzeigt, wenn das erste RS-Flip-Flop (14)den zweiten Zustand des ersten RS-Flip-Flop (14) annimmt, oderdas zweite RS-Flip-Flop (16) den zweiten stabilen Zustanddes zweiten RS-Flip-Flop (16) annimmt.
    [7] Vorrichtung gemäß Anspruch3, bei der die Einrichtung (16, 18) zum Erfassenein zweites RS-Flip-Flop (16) umfasst, das einen Setz-Eingang, einenRücksetz-Eingang,einen ersten Ausgang und einen zweiten Ausgang aufweist, und dasferner einen ersten stabilen Zustand des zweiten RS-Flip-Flop (16)aufweist, bei dem ein erster logischer Zustand an dem ersten Ausgangund ein zweiter, zu dem ersten unterschiedliche logische Zustand amzweiten Ausgang anliegt, sowie einen zweiten stabilen Zustand deszweiten RS-Flip-Flop (16), bei dem der zweite logischeZustand an dem ersten Ausgang und der erste logische Zustand andem zweiten Ausgang anliegt, und wobei die Vorrichtung ferner folgendeMerkmale aufweist: ein UND-Gatter (48) mit einem erstenUND-Gatter-Eingang, einem zweiten UND-Gatter-Eingang und einem UND-Gatter-Ausgang; einenersten Inverter (44) der zwischen den ersten Ausgang desersten RS-Flip-Flops (14) und den ersten UND-Gatter-Eingang geschaltetist; und einen zweiten Inverter (46) der zwischenden zweiten Ausgang des ersten RS-Flip-Flops (14) und den zweitenUND-Gatter-Einganggeschaltet ist, wobei der UND-Gatter-Ausgang mit dem Setz-Eingangdes zweiten RS-Flip-Flops (16) verbunden ist.
    [8] Vorrichtung gemäß Anspruch7, bei der die Einrichtung zum Erfassen folgende Merkmale aufweist: einNAND-Gatter (50) mit einem ersten NAND-Gatter-Eingang,einem zweiten NAND-Gatter-Eingang und einem NAND-Gatter-Ausgang, wobeider erste NAND-Gatter-Eingang mit einem Ausgang der beiden Ausgänge deszweiten RS-Flip-Flop (16) verbunden ist, der zweite NAND-Gatter-Eingangmit einem Ausgang des ersten oder zweiten Inverters (44, 46)verbunden ist.
    [9] Vorrichtung gemäß Anspruch8, die ferner folgende Merkmale aufweist: ein erstes NOR-Gatter(34) mit einem ersten NOR-Gatter-Eingang, einem zweiten NOR-Gatter-Eingangund einem NOR-Gatter-Ausgang,wobei der NOR-Gatter-Ausgang des ersten NOR-Gatters (34) mit dem Setz-Eingangdes ersten RS-Flip-Flops (14) verbunden ist; ein zweitesNOR-Gatter (36) mit einem ersten NOR-Gatter-Eingang, einem zweitenNOR-Gatter-Eingang und einem NOR-Gatter-Ausgang,wobei der NOR-Gatter-Ausgang des zweiten NOR-Gatters (36) mit dem Rücksetz-Eingangdes ersten RS-Flip-Flops(14) verbunden ist; einen dritter Inverter (38); einenersten Vorrichtungseingang (24), der mit dem Rücksetz-Eingang des zweitenRS-Flip-Flops (16) verbunden ist, wobei der dritte Inverter(38) zwischen den ersten Vorrichtungseingang (24)und den ersten NOR-Gatter-Eingang des zweiten NOR-Gatters (36) sowiezwischen den ersten Vorrichtungseingang (24) und den erstenNOR-Gatter-Eingang des ersten NOR-Gatters (34) geschaltetist; ein drittes NOR-Gatter (32) mit einem ersten NOR-Gatter-Eingang, einem zweitenNOR-Gatter-Eingang und einem NOR- Gatter-Ausgang,wobei der NOR-Gatter-Ausgang des dritten NOR-Gatters (32) mit dem zweitenNOR-Gatter-Eingang des ersten NOR-Gatters (34) verbundenist; einen zweiten Vorrichtungseingang (20), der mitdem ersten NOR-Gatter-Eingang des dritten NOR-Gatters (32)sowie mit dem zweiten NOR-Gatter-Eingang des zweiten NOR-Gatters(36) verbunden ist; und einen dritten Vorrichtungseingang(22), der mit dem zweiten NOR-Gatter-Eingang des drittenNOR-Gatters (32) verbunden ist.
    [10] Vorrichtung gemäß einemder vorhergehenden Ansprüche,bei der die Kippschaltung (14) ein RS-Flip-Flop (14)mit einem ersten NOR-Gatter (28) und einem zweiten NOR-Gatter(30) ist, wobei ein Ausgang des ersten NOR-Gatters (28)mit einem ersten Eingang des zweiten NOR-Gatters (30) undein Ausgang des zweiten NOR-Gatters (30) mit einem erstenEingang des ersten NOR-Gatters (28) verbunden ist, undder zweite Zustand dadurch definiert ist, dass ein erster logischerZustand an dem Ausgang des ersten NOR-Gatters (28) undein zweiter, zu dem ersten unterschiedlicher logischer Zustand andem Ausgang des zweiten NOR-Gatters (30) anliegt, und dererste Zustand dadurch definiert ist, dass der zweite logische Zustandan dem Ausgang des ersten NOR-Gatters (28) und der erstelogische Zustand an dem Ausgang des zweiten NOR-Gatters (30)anliegt, wobei das erste NOR-Gatter (28) zumindest einen n-Kanal-Transistor(T1, T2), der anden Ausgang des ersten NOR-Gatters(28) angeschlossen ist, und einen p-Kanal-Transistor (T'2),der an den Ausgang des ersten NOR-Gatters (28) angeschlossenist, aufweist, und das zweite NOR-Gatter zumindest einen n-Kanal-Transistor(T1, T2), der anden Ausgang des zweiten NOR-Gatters (30) angeschlossenist, und einen p-Kanal-Transistor(T'2),der an den Ausgang des zweiten NOR-Gatters (30) angeschlossenist, aufweist, und wobei der zumindest eine n-Kanal-Transistor (T1, T2) des erstenNOR-Gatters (28)eine größere Diffusionsfläche aufweistals der zumindest eine p-Kanal-Transistor des ersten NOR-Gatters(28), der zumindest eine n-Kanal-Transistor (T1,T2) des zweiten NOR-Gatters (30)eine größere Diffusionsfläche aufweistals der zumindest eine p-Kanal-Transistor des zweiten NOR-Gatters(30), eine Diffusionsfläche deszumindest einen p-Kanal-Transistors des ersten oder zweiten NOR-Gatters(28, 30) größer alseine Diffusionsflächedes p-Kanal-Transistor des anderen des ersten oder zweiten NOR-Gatters(28, 30) ist, der p-Kanal-Transistor des anderenNOR-Gatters länger undschmälerals der p-Kanal-Transistor des einen NOR-Gatters und/oder der n-Kanal-Transistordes einen NOR-Gatters längerund schmälerals der n-Kanal-Transistor des anderen NOR-Gatters ist.
    [11] Vorrichtung gemäß einerder Ansprüche1 bis 10, bei der die elektrische Schaltung eine elektrische Schaltungzur Verarbeitung geheimer Daten ist.
    [12] Chip mit einer Mehrzahl von Vorrichtungen nach einemder Ansprüche1 bis 11, die überden Chip verteilt angeordnet sind, zum Erfassen einer externen Manipulationeiner elektrischen Schaltung, die in den Chip integriert ist.
    [13] Chip gemäß Anspruch12, wobei die Vorrichtung ausgebildet ist, um bei Erfassung einerexternen Manipulation ein Alarmsignal auszugeben, und die fernerfolgende Merkmale aufweist: eine ODER-Einrichtung zum Bilden einerODER-Verknüpfung der Alarmsignaleder Vorrichtung.
    [14] Verfahren zur Erfassung einer externen Manipulationeiner elektrischen Schaltung mittels einer Kippschaltung mit einemersten Zustand und einem zweiten Zustand, mit folgenden Schritten: Initialisierender Kippschaltung in den ersten Zustand; und Erfassen der externenManipulation, falls die Kippschaltung von dem ersten Zustand inden zweiten Zustand wechselt.
    [15] Computer-Programm mit einem Programmcode zur Durchführung desVerfahrens nach Anspruch 14, wenn das Computer-Programm auf einem Computerabläuft.
    类似技术:
    公开号 | 公开日 | 专利标题
    AU783858B2|2005-12-15|Anti tamper encapsulation for an integrated circuit
    Alkabani et al.2007|Active Hardware Metering for Intellectual Property Protection and Security.
    EP1499906B1|2006-01-04|Verfahren und vorrichtung zum sicheren scan-testen
    TW460768B|2001-10-21|Systems and methods for protecting access to encrypted information
    US7332780B2|2008-02-19|Inverter, semiconductor logic circuit, static random access memory and data latch circuit
    US4932053A|1990-06-05|Safety device against the unauthorized detection of protected data
    US7535744B2|2009-05-19|Semiconductor integrated circuit and IC card system having internal information protection
    US7953987B2|2011-05-31|Protection of secure electronic modules against attacks
    US8854866B2|2014-10-07|Identification circuit and method for generating an identification bit
    US5736777A|1998-04-07|Method and apparatus for fast self-destruction of a CMOS integrated circuit
    Samyde et al.2002|On a new way to read data from memory
    US8074082B2|2011-12-06|Anti-tamper module
    DE10223176B3|2004-01-22|Integrierte Schaltung mit sicherheitskritischen Schaltungskomponenten
    EP1576614B1|2010-03-10|Betrugssichere verpackung
    Krishna et al.2011|MECCA: a robust low-overhead PUF using embedded memory array
    US7821041B2|2010-10-26|Electrical fuse circuit for security applications
    US6809981B2|2004-10-26|Wordline driven method for sensing data in a resistive memory array
    EP2016593B1|2014-11-05|Manipulationsdetektion und -schutz für gehäuse
    CN100390700C|2008-05-28|使用磁设置数据的防篡改封装和方法
    US7263017B2|2007-08-28|AC sensing for a resistive memory
    EP2191342B1|2018-11-14|Maschengitterschutz
    Moore et al.2003|Balanced self-checking asynchronous logic for smart card applications
    US9523736B2|2016-12-20|Detection of fault injection attacks using high-fanout networks
    US9519806B2|2016-12-13|Domain-specific hardwired web server machine
    EP2573716B1|2019-06-05|Sicherungsschaltung für Sicherheitsvorrichtung
    同族专利:
    公开号 | 公开日
    DE102004020870B4|2013-02-07|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-11-24| OP8| Request for examination as to paragraph 44 patent law|
    2012-12-03| R019| Grant decision by federal patent court|
    2013-08-01| R082| Change of representative|
    2013-08-14| R020| Patent grant now final|Effective date: 20130508 |
    优先权:
    申请号 | 申请日 | 专利标题
    DE102004020870A|DE102004020870B4|2004-04-28|2004-04-28|Verfahren und Vorrichtung zur Erfassung einer externen Manipulation einer elektrischen Schaltung|DE102004020870A| DE102004020870B4|2004-04-28|2004-04-28|Verfahren und Vorrichtung zur Erfassung einer externen Manipulation einer elektrischen Schaltung|
    [返回顶部]